記事 ID: 000087931 コンテンツタイプ: トラブルシューティング 最終改訂日: 2025/06/16

TX 単信チャネルと RX 単信チャネルの間で異なる PMA パラレル・クロック周波数が検出された場合、F タイル PMA/FEC ダイレクト PHY IP デザインで TX 単信チャネルと RX 単信チャネルを同じ物理チャネルにマージできないのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    トランシーバー PHY
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション v21.3 の問題により、TX 単信チャネルと RX 単信チャネルの間で異なるパラレル・クロック周波数が検出された場合、TX 単信線チャネルと RX 単信回線チャネルを同じ物理トランシーバー・チャネルにマージすることはできません。

パラレルクロック周波数は、次式で算出されます。

パラレルクロック周波数 = データレート / PMA 幅

サポートロジックの生成段階でエラーが発生します。このエラーは、PMA クロッキング モードを使用する場合にのみ発生します。システム・フェーズロック・ループ (PLL) クロッキング・モードは、この問題の影響を受けません。

解決方法

この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のリリースで修正される予定です。

関連製品

本記事の適用対象: 1 製品

インテル® Agilex™ FPGA & SoC FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。