記事 ID: 000087889 コンテンツタイプ: トラブルシューティング 最終改訂日: 2024/05/16

Agilex™™ 7 SoC FPGA デザインの専用 HPS IO で予期しない動作が表示され、ピンアウト レポートでピンの位置が正しくないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 21.1 以降の問題により、フィッターステージ中に専用 HPS 出力ピンがピン位置に正しくマッピングされない場合があります。

    これにより、プラットフォーム・デザイナーの HPS IP パラメーター GUI で定義されたピン位置と、コンパイル中に生成された .pinout ファイルが一致しなくなり、実行時に予期しない動作が発生する可能性があります。

    解決方法

    この問題を回避または回避するには、次のいずれかの操作を行います。

    • プラットフォーム・デザイナー HPS IP パラメーター GUI に従って、.qsf ファイルの HPS 出力ピンにピン位置の割り当てを追加するか、
    • Quartus® Prime 開発ソフトウェア・プロ・エディションのアサインメント・エディターを使用して、フィッターに HPS 出力を指定されたピン位置に配置させます。

    この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 22.2 で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。