詳細
E タイルを使用すると、基準クロック終端は LVPECL を指定しますが、実際に使用される IO 規格は使用されるクロックバッファーによって異なります。例えば、インテル® Stratix® 10 TX FPGA シグナル・インテグリティー (SI) 開発キットには、E タイル・リファレンス・クロック用に 2 つの異なるクロックバッファーがあります。Si53311 は LVDS を使用し、Si5341 は差動出力をカスタマイズして使用します。推奨は、クロック・バッファー出力が、インテル® Stratix® 10 デバイス・データシートの差動電圧およびコモンモード電圧要件を満たすことです。
解決方法
インテル® Stratix® 10 デバイス・データシートおよび E タイル・トランシーバー PHY ユーザーガイドのガイドラインは、LVPECL 以外の IO 規格が使用されている場合でも該当します。電圧要件を確認し、QSF 設定を含めます。