PCI Express の F タイル Avalon® ストリーミング・インテル® FPGA IPは、FPGAプログラミング・ファイルをロードした後、FPGAイメージ構成時間が PCI Express のパワーアップからアクティブへの 100ms の要件を超えたために列挙されないことがあります。
この問題を回避するには、FPGAが正常に構成されたら PCI Express リンクを再列挙するか、FPGA が構成されるまで PC ブート プロセスを一時停止します。この問題は、インテル® Quartus® Prime Pro Edition ソフトウェアの今後のリリースで修正される予定です。