インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 21.2 の問題により、F タイル PMA/FEC Direct PHY インテル® FPGA IPは、インテル Agilex 7 I シリーズのFPGAsで TX FGT フェーズロック・ループ (PLL) フラクショナル・モード IP パラメーターを有効にすると®ロジックの生成に失敗することがあります。
TX FGT PLL フラクショナル・モード IP パラメーターを有効にすると、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションはフラクショナル・モードのリファレンス・クロック周波数ではなく、整数モードのリファレンス・クロック周波数を使用して誤った検証を実行します。
この問題が発生した場合、次のエラー メッセージが表示される可能性があります。
エラー (22465): IP ポート'|directphy_f_0|tx_pll_refclk_link[0]' (148.500000MHz) がシステムクロック IP ポート '|systemclk_f_0|out_refclk_fgt_4' (140.00000MHz) のリファレンス・クロック周波数と一致しません。
この問題は、整数モードのリファレンス・クロック周波数がフラクショナル・モードのリファレンス・クロック周波数と同じ場合には見えありません。
この問題は、次のオプションで回避できます。
オプション 1:
- デザインを インテル Quartus Prime 開発ソフトウェア・プロ・エディション のバージョン 21.3 以降にアップグレードします。
- F タイル PMA/FEC ダイレクト PHY インテル® FPGA IPを再生成します。
オプション 2:
- インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 21.2 では、F タイル PMA/FEC Direct PHY インテル® FPGA IP生成された .ip ファイルを 開 きます。
- fgt_tx_pll_refclk_freq_mhz (TX FGT PLL 整数モード・リファレンス・クロック) の値を、必要なフラクショナル・モード周波数に変更します。 以下に示す例は 140MHz に変更されます。
766
767 fgt_tx_pll_refclk_freq_mhz
768 TX FGT PLL 整数モードのリファレンス・クロック周波数
769 140.000000
770
771
772 fgt_tx_pll_refclk_freq_itxt
773 TX FGT PLL フラクショナル・モード・リファレンス・クロック周波数
774 140.0
オプション 3:
- ご希望の TX FGT PLL 整数モードのリファレンス・クロック周波数を選択できるように、F タイル PMA/FEC ダイレクト PHY インテル FPGA IPデータレートを一時的に変更します。例えば、14,000Mbps のデータレートでは、整数モードでは 140MHz のリファレンス・クロック周波数が可能です。
- TX FGT PLL モードをフラクショナルに変更します。
- データレートを目的のデータレート (11,880 Mbps など) に変更します。
- 希望の 140MHz TX FGT PLL フラクショナル・モード・リファレンス・クロック周波数を再度入力します。
このフローにより、F タイル PMA/FEC ダイレクト PHY インテル® FPGA IPで生成される TX FGT PLL のフラクショナルおよび整数モード周波数が確実に同じになります。
この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 21.4 以降で修正されています。