記事 ID: 000087764 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/01/03

PCI Express* 向け F タイル Avalon® ストリーミングのシミュレーションインテル® FPGA IPのデザイン例が長い時間がかかるのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • PCI Express*

    • OS Independent family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    シミュレーション・モデルの違いにより、PCI Express デザイン例のテストベンチ・シミュレーション向け F タイル Avalon® ストリーミング・インテル® FPGA IPは、PCI Express 向け インテル® FPGA P タイル・Avalon®・ストリーミング IP のデザイン例と比較して、大幅に時間がかかります。

    解決方法

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 22.2 以降で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ 7 FPGA & SoC FPGA I シリーズ

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。