記事 ID: 000087685 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/01/03

PCI Express リコンフィグレーション・インターフェイス向け P タイル・Avalon®・ストリーミング・インテル® FPGA IPが、コンフィグレーション・スペース・レジスターにアクセスできないのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    Avalon-ST インテル® Stratix® 10 PCI Express* のハード IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

アプリケーション・ロジックがコンフィグレーション・スペース・レジスターにアクセスするには、TLP BYPASS モードの PCI Express 向け P タイル・Avalon®・ストリーミング・インテル® FPGA IP、ハード IP リコンフィグレーション・インターフェイスを使用します。

ハード IP リコンフィグレーション・インターフェイスは、デバッグ・ツールキットが有効になっている場合には使用できません。

 

解決方法

ハード IP リコンフィグレーション・インターフェイスを使用する場合は、デバッグ・ツールキット・オプションが無効になっていることを確認します。

この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 22.1 以降で修正されています。

関連製品

本記事の適用対象: 2 製品

インテル® Agilex™ 7 FPGA & SoC FPGA F シリーズ
インテル® Stratix® 10 DX FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。