記事 ID: 000087618 コンテンツタイプ: エラーメッセージ 最終改訂日: 2023/01/09

エラー: essai.xcvr_fpll_a10_0: 希望の出力周波数、選択された pma 幅および mcbg クロック分割係数によって、有効なリファレンス・クロック周波数を計算できません。帯域幅の設定を選択した場合も、この問題が発生する可能性があります。

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    fPLL インテル® Arria® 10 Cyclone® 10 FPGA
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

このエラーは、インテル® Quartus® Prime ソフトウェアで、インテル® Arria® 10 デバイスのトランシーバー (XCVR) フラクショナル PLL (fPLL) を実装する際に、fPLL Intellectual Property (IP) GUI で ダウンストリーム・カスケード PLL と 動作モード の両方を フィードバック補正ボンディング に設定した場合に表示される場合があります。

解決方法

このエラーを回避するには、インテル® Arria® 10 デバイス・データシートを参照し、fPLL の入力周波数が最小および最大のfCASC_PFD仕様 (表 30) 内にあり、出力周波数がサポートされている出力周波数 (表 19) 以上であることを確認してください。

関連製品

本記事の適用対象: 1 製品

インテル® Arria® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。