記事 ID: 000087612 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/09/28

インテル® Stratix® 10 FPGA DSP ブロックを使用する際にハードウェアに機能エラーが発生するのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 20.3、20.4、および 21.1 で問題が発生したため、インテル® Stratix® 10 デバイスで DSP ブロックを使用するとハードウェアのエラーが発生する場合があります。この問題は、DSP ブロックからレジスターを開梱しながら Fitter Place ステージで最適化を行った結果、予想されるデータと観察されたデータの間で機能の不一致が生じるためです。

    解決方法

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 20.3、20.4、または 21.1 を使用している場合は、関連するパッチをダウンロードしてインストールします。

    インテル Quartus Prime 開発ソフトウェア・プロ・エディション・バージョン 20.3、20.4、または 21.1 を使用してすでに完了したデザインの場合は、マイ・インテル・サポート・ページでリクエストを送信し、バグ ID 14015146105を参照してください。

     

    この問題は、インテル Quartus Prime 開発ソフトウェア・プロ・エディションのバージョン 21.2 以降で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。