記事 ID: 000087546 コンテンツタイプ: エラッタ 最終改訂日: 2024/12/07

HDMI シンク・データ・チャネルで文字エラーが検出された際に、HDMI FPGA・シンク IP が SCDC CED_Update レジスター・フラグをアサートしないのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    HDMI*
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

Quartus® Prime 開発ソフトウェア・プロ・エディション v21.2 以前の問題により、HDMI FPGAシンク IP コアは、高解像度メディア・インターフェイス (HDMI) シンク知的財産 (IP) データチャネルで文字エラーが検出されても、SCDC CED_Update レジスター・フラグをアサートしません。これにより、HDMI ソース IP が HDMI シンク IP から誤ったステータス更新を読み戻します。

解決方法

この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のリリースで修正される予定です。

関連製品

本記事の適用対象: 3 製品

インテル® Cyclone® 10 GX FPGA
インテル® Stratix® 10 FPGA & SoC FPGA
インテル® Arria® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。