記事 ID: 000087519 コンテンツタイプ: エラーメッセージ 最終改訂日: 2023/02/23

インテル® Stratix® 10 および インテル Agilex 7 FPGA デバイスの Advanced SEU Detection インテル® FPGA IPを使用すると、sys_error信号が®高くアサートされる理由

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    高度な SEU 検出インインテル® Stratix® 10 FPGA IP
    高度な SEU 検出インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションバージョン 20.4 以降の問題により、インテル® Stratix® 10® および インテル Agilex 7 FPGA デバイスで高度な SEU 検出インテル® FPGA IPを使用すると、以下のようにシグナルタップ・ロジック・アナライザーでsys_error信号が高くアサートされます。

 

sys_error信号の期待されるレスポンスは低いはずです。

 

 

解決方法

この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 21.3 以降で修正されています。

 

 

関連製品

本記事の適用対象: 2 製品

インテル® Agilex™ FPGA & SoC FPGA
インテル® Stratix® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。