インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションバージョン 20.4 以降の問題により、インテル® Stratix® 10® および インテル Agilex 7 FPGA デバイスで高度な SEU 検出インテル® FPGA IPを使用すると、以下のようにシグナルタップ・ロジック・アナライザーでsys_error信号が高くアサートされます。
sys_error信号の期待されるレスポンスは低いはずです。
この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 21.3 以降で修正されています。