記事 ID: 000087357 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/02/22

インテル® Stratix® 10 FPGA プロトコル経由コンフィグレーション (CvP) コア・イメージ・コンフィグレーションに失敗する原因

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

CvP モードでは、PCIe* リンクを介してコア・イメージ・コンフィグレーションを実行すると、コンフィグレーションを正常に完了できません。この問題は、すべてのインテル® Stratix® 10 FPGAs (製品版デバイス) に影響を与えます。

解決方法

この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 18.0 で修正されました。

関連製品

本記事の適用対象: 1 製品

インテル® Stratix® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。