記事 ID: 000087179 コンテンツタイプ: エラーメッセージ 最終改訂日: 2018/06/27

エラー (11924): 銀行で VCCIO 設定が競合しています

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime ソフトウェア・バージョン 18.0 以前の問題により、以下の場合、インテル® Arria® 10 デバイスでこのエラーが表示されます。

    • 2.5V 入力規格は 3VIO バンクに配置され、3.0V I/O 規格の VCCIO は 3.0V です。
    • 3.0V 入力規格は 3VIO バンクに配置され、2.5V I/O 規格の VCCIO は 2.5V です。
    解決方法

    VIH および VIL の仕様が満たされている限り、回避策として以下の入力規格を使用できます。

    • 2.5V 入力規格ではなく、3.0V 入力規格
    • 3.0V 入力規格ではなく、2.5V 入力規格

    3.0V および 2.5V 入力規格の VIH および VIL 仕様については、インテル Arria 10 デバイス・データシート参照してください

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションおよびスタンダード・エディションのバージョン 18.1 以降で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。