記事 ID: 000087146 コンテンツタイプ: トラブルシューティング 最終改訂日: 2011/11/24

UniPHY 対応 DDR2 / DDR3 SDRAM コントローラー・ユーザーガイドに不正なクロック情報が含まれています

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

ユーザーガイドの表 6-1 に誤ったクロックフェーズが含まれています に関する情報 pll_mem_clk 。 pll_write_clkまた 表 6-2 は適用不可能であり、無視する必要があります。

解決方法

インターフェイスの正しいフェーズ pll_mem_clk は 0° です。 [Leveling Interface Mode] を[Leveling]に設定すると、 および -45° (レベル・インターフェイス・モードをNonに設定したインターフェイスの場合) インターフェイスの正しいフェーズ pll_write_clk は 90° です。 [Leveling Interface Mode] を[Leveling]に設定すると、 および -135° (レベル・インターフェイス・モードが非平準化に設定されているインターフェイスの場合)

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。