記事 ID: 000087134 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/06/30

40~100GbE MAC および PHY IP コア MegaCore ファンクションrx_recovered_clk信号がトップレベル・インターフェイスから欠落している

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

40-100GbE で同期イーサネットのサポートをオンにする場合 パラメーター・エディターを 使用して SyncE サポートを有効にします 。 IP コアは、2 つの入力リファレンス・クロック、1 つのリファレンスで構成されています。 RX CDR PLL 用のクロックおよび TX PLL 用の 1 つの基準クロック。 また、RX が回復したクロックは、外部の IP コアである必要があります。 信号。ただし、RX リカバリーされたクロック信号は次の領域では認識されません。 IP コアのトップレベルをサポートします。

解決方法

この問題を回避する方法はありません。

この問題は、40 / 100Gbps のバージョン 14.0 で修正されています。 イーサネット MAC および PHY MegaCore ファンクション

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。