詳細
インテル® Quartus® Prime 開発ソフトウェア・バージョン 16.0 以降では、デザインがArria 10 外部メモリー・インターフェイス (EMIF) IP をインスタンス化する際に、フィッターステージでこのエラーメッセージが表示されることがあります。
このエラーは、「PLL 基準クロック I/O 標準」設定が「オンチップ終端付き LVDS」値を使用し、.qsf ファイルが PLL リファレンス・クロック・ピンを明示的に上書きして非 LVDS I/O 規格 (例: 1.2-V) を使用するように EMIF IP を設定した場合に発生します。
このエラーは、EMIF IP が「オンチップ終端対応 LVDS」設定を使用した場合、IP\'s .qip ファイル内の PLL リファレンス・クロックの差動入力終端を明示的に有効にしているために生じます。差動入力終端は、非 LVDS I/O 規格ではサポートされていません。
解決方法
このエラーを解決するには、次のいずれかの手順を実行します。
- .qsf ファイルに新しいアサインメントを追加して、PLL リファレンス・クロックの入力終端を明示的に無効にします。例えば：
PLL リファレンス・クロック・ピンの -name INPUT_TERMINATION OFF -to
- PLL 基準クロック I/O 規格に必要なシングルエンド I/O 規格 (1.2 V など) を指定するように IP を再設定および再生成します。
- PLL リファレンス・クロックに LVDS I/O 規格を実際に使用する場合 (シングルエンド I/O 規格と比較してノイズ除去を改善するために推奨されます)、PLL リファレンス・クロック I/O 規格を設定する .qsf ファイル内のアサインメントを削除するだけです。