記事 ID: 000087108 コンテンツタイプ: エラーメッセージ 最終改訂日: 2011/10/12

警告: altera_reset_controller.sdc(17): *|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain*|aclr がピンと一致できませんでした。

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    トリプル・スピード・イーサネット (TSE) を含む Qsys デザインの場合 MegaCore ファンクションとターゲット:Cyclone IV GX デバイスファミリー、Synopsys Qsys によって生成されたデザイン制約ファイル(.sdc)には次のものが含まれています。 次の警告が表示されます。

    Warning: ignored filter at altera_reset_controller.sdc(17): *|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain*|aclr could not be matched with a pin

    解決方法

    この警告は、Cyclone IV GX デバイスには関係ありません。 エラーが発生しました。この警告は無視しても問題ありません。

    関連製品

    本記事の適用対象: 1 製品

    Cyclone® IV FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。