記事 ID: 000087107 コンテンツタイプ: トラブルシューティング 最終改訂日: 2011/12/02

STRATIX V PCI Express* IP コアのハード IP は、オプションのアドレス変換チェックを実行しません

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    PCI Express Base 仕様では、レシーバーは 必要に応じて、トランザクションのアドレス変換 (AT) ビットを確認します。 レイヤーパケット (TLP) および受信した TLP に AT の場合の不正な形式のフラグを設定します。 は 2'b00 ではありません。PCI Express* のStratix V ハード IP が実行されない このチェックを選択します。

    解決方法

    回避策は必要ありません。ただし、以下を頼りにすることはできません。 不正な形式の TLP にフラグを付ける AT ビット。

    関連製品

    本記事の適用対象: 1 製品

    Stratix® V FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。