記事 ID: 000087077 コンテンツタイプ: トラブルシューティング 最終改訂日: 2011/09/26

インテル® Quartus® II フィッターが、STRATIX GX デバイスで PLL 生成クロック 67.5MHz を使用した場合のエラーを報告

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

インテル® Quartus® II フィッターが PLL 生成を使用するとエラーを報告 SDI-SD MegaCore ターゲットの 67.5MHz 周波数のクロック入力 GX デバイスをStratixします。

この問題は、GX SDI-SD MegaCore のすべてのStratix機能に影響を与えます。 PLL 生成クロック入力周波数 67.5MHz。

設計を装置内に組み込むことはできません。

解決方法

PLL が動作するように入力クロックを 29.7MHz 周波数に設定 出力クロック周波数を 74.25MHz まで生成します。

この問題は、今後のバージョンの SDI MegaCore で修正される予定です。 関数。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。