記事 ID: 000087057 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/07/02

PCI Express* IP コアのStratix V ハード IP の不正な帯域幅計算

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

PCI Express の一部であるソフトウェア・アプリケーション ハイパフォーマンス・リファレンス・デザインは、次の目的で不正な帯域幅を報告します。 V デバイスをStratixします。AN 456 バージョン 1.4、PCI Express ハイパフォーマンス リファレンス・デザインでは、これらの不正な帯域幅を表 8 に示します。

解決方法

この問題は、Quartus® II ソフトウェアのバージョン 12.0 で修正されています。

関連製品

本記事の適用対象: 1 製品

Stratix® V FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。