記事 ID: 000087033 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/09/18

ハード・リセット・コントローラーを使用する際の PCIe Gen2 リンク・トレーニング・エラー

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    断続的な PCIe Gen2 ハード IP リンクアップの問題が発生する可能性があります。 インテル® Quartus® II バージョン 13.0SP1 以前。ハード・リセットを使用する場合 Gen2 ネイティブ構成のコントローラー、Stratix V ハード IP PCI Express MegaCore ファンクションの場合、5 で誤って送信されることがあります。 リンク・トレーニング中のデータレートは 2.5 Gbps ではなく Gbps。

    解決方法

    使用しない Gen2 構成の場合、 CvP プロトコル (CvP) については、ナレッジベースの説明に従ってください 。 回避策の基本ソリューション 。CvP Gen2 構成の場合、 mySupportにお問い合わせください。

    関連製品

    本記事の適用対象: 1 製品

    Stratix® V FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。