記事 ID: 000087000 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/10/08

RapidIO II IP コアは、不正なサイズのメンテナンス・リード・レスポンスで不正なトランザクション・デコード・エラーを取り扱いません

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

RapidIO II IP コアがリードを受信すると MAINTENANCE 32 ビット以上のペイロードを持つレスポンス、および ILL_TRAN_DECODE_EN (ビット [27]) の Logical/Transport Layer Error Enable CSR at offset 0x30Cは 1 の値を持ち、IP コアは不正な情報を取り込むべきです。 ビットを設定したトランザクション・デコード・エラー ILL_TRAN_DECODE (ビット [27]) の Logical/Transport Layer Error Detect CSR at offset 0x308を 1 の値に設定します。ただし、IP コアは だから。

解決方法

この問題を回避する方法はありません。

この問題は、将来のバージョンの RapidIO で修正される予定です。 II IP コア。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。