クリティカルな問題
詳細
この問題は DDR2 および DDR3 製品に影響を与えています。
Stratix V デバイス上の DDR2 および DDR3 インターフェイスでは、難しい場合があります。 特定の最大周波数でタイミング・クロージャーを達成する。
解決方法
この問題の回避策は、 構成に適したソリューションを以下に示します。
- Stratix V、-C1/-C2 スピードグレード クアッドランク、デュアルスロットに DDR2 SDRAM DIMM を使用したデバイス・インターフェイス 構成、ハーフレートでソフト・コントローラーを使用、および周波数 400 MHz の仕様: 400 MHz DDR2 SDRAM コンポーネントを 533 MHz DDR2 SDRAM コンポーネントにアップグレード を選択して、指定の最大周波数を達成します。
- Stratix V、-C1/-C2 スピードグレード・デバイス・インターフェイス向け DDR2 SDRAM コンポーネントを 2 チップセレクト構成に搭載し、 ハーフレートのソフト・コントローラー、および周波数仕様 400 Mhz： 400 MHz DDR2 SDRAM コンポーネントを 533 MHz DDR2 SDRAM コンポーネントにアップグレード を選択して、指定の最大周波数を達成します。
この問題は修正されません。
最大周波数仕様のソリューションは以下の予定です。 外部メモリー・インターフェイス仕様の今後のバージョンで更新 推定。