記事 ID: 000086939 コンテンツタイプ: エラーメッセージ 最終改訂日: 2018/11/26

エラー: iossm_bf_cpu_cpu_test_bench/ihp_readが「x」です

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • 外部メモリー・インターフェイス・インテル® Stratix® 10 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 18.1 以降では、インテル® Stratix® 10 HPS EMIF を含むデザインをシミュレーションする際に、次のエラーメッセージが表示される場合があります。

    エラー: iossm_bf_cpu_cpu_test_bench/ihp_readが「x」です

    このエラーは、インテル® Stratix® 10 HPS EMIF を含むデザインのシミュレーションがサポートされていないために生成されます。

    解決方法

    このエラーを回避するには、以下のいずれかの方法に従って、インテル® Stratix® 10 HPS EMIF を既存のデザインから削除します。

    方法 1

    1. 既存の Quartus プロジェクトのコピーを作成します。
    2. Quartus デザインコピーで、HPS をプロジェクト階層から削除します。
    3. シミュレーション・データベースを再生成します。

    方法 2

    1. 既存の Quartus プロジェクトのプラットフォーム・デザイナー・システムを開きます。
    2. プラットフォーム・デザイナー・システムで HPS コンポーネントを選択します。
    3. [コンポーネントのインスタンス化] タブをクリックするか、[ビュー] > [ コンポーネントのインスタンス化 ] をクリックします。
    4. 現在の実装タイプは IP (デフォルト) に設定されます。Blackbox を選択します。
    5. シミュレーション・データベースを再生成します。モジュールは、そのインスタンスでは生成されません。
    6. 最終的な Syntheziable システムを構築する際には、実装タイプを IP に戻してください。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。