記事 ID: 000086938 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/11/28

インテル® Arria® 10 およびインテル Stratix® 10 QDR-IV IP のバーストアクセスができないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • 外部メモリー・インターフェイスインテル® Arria® 10 FPGA
  • 外部メモリー・インターフェイス・インテル® Stratix® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェアのバージョン 18.1 以前の問題により、インテル® Stratix® 10 および インテル Arria® 10 QDR-IV IP は、Avalon Memory-Mapped インターフェイスで 1 つのバースト長のみをサポートできます。これは、バス効率を向上させるため、ポート A とポート B 全体で QDR-IV バンキング・ポリシーを回避するためです。

    解決方法

    この問題は、インテル® Quartus® Prime ソフトウェアの今後のバージョンで修正される予定です。

    関連製品

    本記事の適用対象: 2 製品

    インテル® Stratix® 10 FPGA & SoC FPGA
    インテル® Arria® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。