記事 ID: 000086932 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/11/14

RTL シミュレーションとハードウェア動作の両方で、キャリブレーション中に MAX® 10 DDR2 mem_odt信号がトグルしないのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・ライト・エディション
    インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
    UnpHY インテル® FPGA IP 搭載 DDR2 SDRAM コントローラー
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

MAX® 10 DDR2 IP の問題により、キャリブレーション中に mem_odt 信号がトグルしません。これはキャリブレーション中の mem_odt 信号の不適切な動作ですが、DDR2 インターフェイスに機能的な影響はありません。

キャリブレーション後、メモリ書き込みトランザクション中にmem_odt信号が期待どおりに切り替わります。

解決方法

この問題は、Quartus® Prime Standard バージョン 19.1 で修正される予定です。

関連製品

本記事の適用対象: 1 製品

インテル® MAX® 10 FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。