記事 ID: 000086924 コンテンツタイプ: トラブルシューティング 最終改訂日: 2017/08/29

Stratix 10 3V IO バンクで異なる電圧レベルのフィッターエラーが発生する理由

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    異なる 3V IO バンクで異なる IO 規格を使用して IO に制約を設定すると、次のエラーメッセージのようにフィッターにエラーが発生しました。


    エラー (175020): フィッターは、このタイプのロジックに有効なロケーションがないため、制限のある領域 (0、12) から (0、14) にロジックピンを配置できません。
    エラー (19261): シグナル xxx は、PCIe HIP で nPERST として使用できるデュアル目的ピンの位置に制約されています。 信号を nPERST として使用する場合は、3V IO_STANDARDを選択してください。 PCIe* を使用しておらず、このピンに 3V 以外の規格を使用しようとしている場合は、QSF ファイルに「set_instance_assignment -name USE_AS_3V_GPIO ON -to-local_rstn」を追加してください。それ以外の場合は、この信号を別の場所に移動できます。(影響を受ける場所は 1 つ)

    解決方法

    すべての 3V IO バンクは、Stratix 10 で同じ電圧で給電する必要があります。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。