記事 ID: 000086914 コンテンツタイプ: トラブルシューティング 最終改訂日: 2016/10/17

外部メモリーなしで外部FPGA構成を使用している場合、Arria 10 SoC デバイスで u-boot がハングするのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    SoC EDS ソフトウェア・バージョン 16.0 以降の問題により、u-boot-socfpga は次の場合に Arria® 10 SoC デザインの起動に失敗する可能性があります。

    • BSP-Editor / u-boot-socfpga で外部FPGA構成が選択されている
    • HPS に外部メモリー・インターフェイス (EMIF) が接続されていない

     

    解決方法

    SoC EDS ソフトウェア・バージョン 16.0 から生成された u-boot-socfpga ブートローダーでこの問題を回避するには 、u-boot-socfpga_arria10_sdram.patchをダウンロードして適用します。

    このパッチは uboot-socfpga/arch/arm/cpu/armv7/socfpga_arria10/sdram.c に変更を加え、外部メモリー・インターフェイスが存在しない場合の#defineを追加します。

    パッチを適用するには

    1. bsp-editor で生成された BSP(software//uboot-socfpga)の実行時に作成された uboot-socfpga ディレクトリーに .patch ファイルをコピーします。
    2. git apply .patch
    3. bsp ディレクトリー cd に移動します。
    4. u-boot の再構築: make clean; make
    5. 更新されたuboot_w_dtb-mkpimage.bin を sdcard / QSPI に書き込みます。
     
    この問題は、SoC EDS ソフトウェアの今後のリリースで修正される予定です。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 SX SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。