記事 ID: 000086911 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/01/30

インテル® Stratix® 10 および® インテル Arria 10 EMIF IP GUIs に tRTP タイミング・パラメーター・ボックスが表示されないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
  • 外部メモリー・インターフェイスインテル® Arria® 10 FPGA
  • 外部メモリー・インターフェイス・インテル® Stratix® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    tWR パラメーターと tRTP パラメーターは、同じ DDR4 MR0 モードのレジスタービットを共有します。tWR パラメーターを設定すると、tWR と tRTP のリレーションシップが固定されるため、tRTP パラメーターは自動的に設定されます。

      

    解決方法

    なし

    関連製品

    本記事の適用対象: 2 製品

    インテル® Arria® 10 FPGA & SoC FPGA
    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。