記事 ID: 000086904 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/03/15

同じ I/O 列の最初の EMIF IP がキャリブレーションに失敗した場合、インテル® Stratix® 10、インテル Arria® 10、および インテル Cyclone® 10 EMIF IP キャリブレーション・シーケンサーが 2 つ目の EMIF IP でキャリブレーションを開始しないのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    外部メモリー・インターフェイスインテル® Arria® 10 FPGA
    外部メモリー・インターフェイス・インテル® Stratix® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

EMIF IP キャリブレーションに失敗した場合、同じ I/O 列に存在する他の EMIF IP のキャリブレーションは開始されません。

 

関連製品

本記事の適用対象: 2 製品

インテル® Arria® 10 FPGA & SoC FPGA
インテル® Stratix® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。