記事 ID: 000086900 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/09/25

エラー (14566): 既存の制約 (1 ピン) との競合により、フィッターは 1 つの周辺コンポーネントを配置できません。サブメッセージに記載されているエラーを修正し、フィッターを再実行します。

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • 外部メモリー・インターフェイスインテル® Arria® 10 FPGA
  • パラレル・インターフェイスの PHY Lite インテル® Stratix® 10 FPGA
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 18.1 の問題により、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションのコンパイル処理中に以下のエラーが表示される場合があります。この問題は、デザイン内に割り当てられたピン位置がないために発生します。インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションコンパイラーのフィッターは、ピンをキャリブレーションで OCT をサポートしない 3V I/O バンクに配置しようとします。

    エラー (14566): 既存の制約 (1 ピン) との競合により、フィッターは 1 つの周辺コンポーネントを配置できません。サブコマンドで説明されているエラーを修正し、フィッターを再実行します。インテル FPGAナレッジ・データベースには、この周辺配置の失敗を解決する方法に関する情報を記載した記事も含まれている場合があります。エラーを確認し、https://www.altera.com/support/support-resources/knowledge-base/search.html のナレッジ・データベース にアクセスして、この特定のエラーメッセージ番号を検索します。

    解決方法

    バージョン 18.1 インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションこの問題を回避するには、OCT とキャリブレーションをサポートする LVDS I/O バンクピン手動で割り当てます

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 19.1 以降で修正されています。

    関連製品

    本記事の適用対象: 2 製品

    インテル® Arria® 10 FPGA & SoC FPGA
    インテル® Cyclone® 10 GX FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。