記事 ID: 000086899 コンテンツタイプ: エラーメッセージ 最終改訂日: 2019/05/13

内部エラー: サブシステム: OFS、ファイル: /quartus/tsm/tsm/tsm/sin_micro_tnodes_dag.cpp、ライン: 978

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • 外部メモリー・インターフェイス・インテル® Stratix® 10 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション 17.1 以前のバージョンで問題が発生したため、10 FPGA IP および以下の qsf 課題インテル Stratix外部メモリー・インターフェイスを含むインテル Stratix® 10 プロジェクトをコンパイルすると、この内部エラーが表示される場合があります。

    set_global_assignment -name ENABLE_SMART_VOLTAGE_ID ON

    内部エラー: サブシステム: OFS、ファイル: /quartus/tsm/tsm/tsm/sin_micro_tnodes_dag.cpp、ライン: 978
    ディスクから指定のSIN_MICRO_TNODES_DAGを読み取る際に発生する問題 [17.1.2/304/linux64/quartus/common/devinfo/14nm/ddb_nadder_emif_fls_vid2]

    この内部エラーは、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション 18.0 にプロジェクトを移行する際にも発生する可能性があります。

    解決方法

    Stratix 10 FPGA デバイスでは、ENABLE_SMART_VOLTAGE_ID 割り当てが ON に設定されていません。qsf の割り当てを次に変更します。
    set_global_assignment -name ENABLE_SMART_VOLTAGE_ID OFF

    Stratix 10 個の VID パラメーターは、デバイス>デバイス>割り当ておよび電源管理と VID >ピン・オプションで設定されます。

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション 18.0 では、[設定] > [動作設定と条件] で SmartVoltage ID 設定がグレー表示されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。