記事 ID: 000086897 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/07/26

インテル® Stratix® 10 MX デバイスのコンフィグレーションが失敗する原因

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • 広帯域メモリー (HBM2) インターフェイス・インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime Pro ソフトウェア・バージョン 18.0 の問題により、プロジェクトに HBM2 IP がない場合でも、ユニバーサル・インターフェイス・ブロック (UIB) PLL リファレンス・クロックが実行されていない場合、インテル® Stratix® 10 MX デバイスはコンフィグレーションに失敗します。

    解決方法

    UIB PLL リファレンス・クロックを インテル Stratix 10 MX デバイスに接続し、 インテル® Stratix® 10 デバイス・ファミリーのピン接続ガイドラインに示されている必須仕様を満たすクロックを提供します。

    この問題は、インテル® Quartus® Prime Pro Edition ソフトウェアのバージョン 18.0.1 で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 MX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。