詳細
インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 19.1 および インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション・バージョン 18.1 アップデート 1 の問題により、PHY Lite for Parallel Interfaces インテル® Arria® 10 FPGA IP のインターフェイス・クロック周波数、PLL 基準クロック周波数、VCO クロック周波数がユーザー入力周波数とは異なる場合があります。RTL シミュレーションを実行すると、コンパイルレポートで使用される周波数がユーザー入力周波数ではなくユーザー入力周波数であることがわかります。
例えば
解決方法
RTL シミュレーションの丸めエラーを回避するために、周波数はシミュレーション中にすべてのクロックエッジが整列するように、最も近い偶数まで切り上げられます。ただし、実際のハードウェアでは、周波数はコンパイルレポートの周波数になります。