記事 ID: 000086879 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2019/03/15

インテル® Stratix® 10 DDR4 ハード・メモリー・コントローラーのオート・プリチャージ機能を使用して、メモリー帯域幅を最大限に高める方法は?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    外部メモリー・インターフェイス・インテル® Stratix® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

DDR4 ハード・コントローラーへの一連のAvalon-MM アクセス用に開かれた DDR4 バンクグループの数に関係なく、オート・プリチャージはAvalon-MM バーストの最後のビートでのみ有効になります。

オート・プリチャージ機能で最高のパフォーマンスを実現する方法を示す 2 つの例を紹介します。

いずれの場合も、シーケンシャル・アドレス指定の読み取り / 書き込みトラフィック・データ・パターンの長いバーストと、メモリーページの最後のアクセス時にはオート・プリチャージを使用します。メモリーページは、DDR4 activate コマンドによって開かれた銀行グループ、銀行アドレス、行アドレスの組み合わせとして定義されます。

1) DDR4 IP は、[コントローラー] タブの [効率] >アドレスのオーダリング・パラメーターで構成されます。このパラメーター値は CS-CID-Row-Bank-Col-BG または CID-Row-CS-Bank-Col-BG に設定できます。

DDR4 ハード・コントローラーへのAvalonアクセスを、バーストサイズ 1 でシーケンシャル・アドレス・アクセスに分割します。 4 つのバンクグループが使用され、最後の 4 回のアクセスでは、すべてのバンクグループがオート・プリチャージ・コマンドを使用して読み取りまたは書き込みを受信するように、オート・プリチャージ信号を主張します。x4 および x8 構成の DDR4 デバイスには 4 つのバンクグループがあります。DDR4 x16 デバイスにはバンクグループが 2 つしかありません。

2) DDR4 IP は、[Controller] タブのパラメーター>効率>アドレスのオーダリングを CS-BG-Bank-CID-Row-Col に設定して設定します。

このアドレスの順序付けでは、1 つのメモリーページのみが開かれ、1 つ以上のバーストサイズのAvalonバーストアクセスを使用できます。バーストの最後のアクセスについては、オート・プリチャージ信号を主張します。

関連製品

本記事の適用対象: 1 製品

インテル® Stratix® 10 FPGA & SoC FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。