記事 ID: 000086872 コンテンツタイプ: トラブルシューティング 最終改訂日: 2019/08/23

シグナルタップが有効になっている場合、最大スキュー・タイミング違反が発生する原因は何ですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 18.1 の問題により、シグナルタップを有効にしたプロジェクトをコンパイルする際に、最大スキュー違反が発生する可能性があります。この違反は、インテル® Arria® 10 デバイスを対象とするデザインで生じます。これは、 intel_signal_tap.sdc での自動生成タイミング制約が最大遅延を 1ns に制約するためです。

 

解決方法

この問題を回避するには、自動生成されるintel_signal_tap.sdc のset_max_delay制約を上書きするために、set_max_delay制約を以下のように記述します。

set_max_delay -from [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_top|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|intel_stp_status_bits_cdc_u1|stp_status_bits_in_reg[*]}] - [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_top|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|intel_stp_status_bits_cdc_u1|stp_status_bits_out[*]}] 30.000

関連製品

本記事の適用対象: 1 製品

インテル® Arria® 10 FPGA & SoC FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。