記事 ID: 000086830 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/02/27

アクティブ・シリアル・コンフィグレーションが 28nm FPGAsの低温で失敗する理由

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

アクティブ・シリアル・コンフィグレーションは、Cyclone® V、Stratix® V、またはArria® V FPGAを低温でコンフィグレーション中に失敗する場合があります。これは、デバイスが長い間動作している低温でのホールドタイム違反が原因で発生する可能性があります。

解決方法

低温でのアクティブ・シリアル・モードで正常に設定するためのホールドタイムが長いシリアル・フラッシュ・デバイスを使用します。

関連製品

本記事の適用対象: 4 製品

Cyclone® V FPGA & SoC FPGA
Arria® V FPGA & SoC FPGA
Stratix® V FPGA
インテル® FPGA コンフィグレーション・デバイス

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。