記事 ID: 000086829 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/11/07

コンフィグレーション・クロック・ソースとして OSC_CLK_1 が選択されている場合、Stratix® 10 シリアル・フラッシュ・メールボックス・クライアント IP コアが正しく機能しないのはなぜですか。

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    汎用コンポーネント
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® Prime 開発ソフトウェア・プロ・リリース・バージョン 18.0 の問題により、Stratix® 10 FPGA デバイスのコンフィグレーション・クロック・ソースとして OSC_CLK_1 が選択されている場合、Stratix® 10 シリアル・フラッシュ・メールボックス・クライアント IP コアはフラッシュメモリーにアクセスできません。

解決方法

この既知の問題は、Quartus® Prime Pro ソフトウェアの今後のリリースで修正される予定です。

関連製品

本記事の適用対象: 1 製品

インテル® Stratix® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。