このエラーは、インテル® Quartus® Prime ソフトウェアで JTAG チェーンデバッガーを使用して、SVF ファイルでインテル® FPGAをプログラミング中に表示される場合があります。
これは、SVF ファイルが TCK を 6 MHz に設定して作成され、インテル® FPGA Download Cable II (旧 USB-Blaster II) がデフォルトの TCK 値 24 MHz で実行されている場合に発生します。
SVFファイルが25MHzに設定されたTCKで作成された場合、インテル FPGA Download Cable IIのTCKが変更されていない限り、これは正常に動作します。
SVFファイルがTCKとして6MHzで作成された場合、SVFファイル設定と相関するために、インテル® FPGA Download Cable II周波数を6MHzまで下げる必要があります。
これを行うには、Nios II Command Shell を開き、次のコマンドを入力します。
'jtagconfig --setparam 1 JtagClock 6M'