記事 ID: 000086824 コンテンツタイプ: トラブルシューティング 最終改訂日: 2017/07/23

ソフト LVDS インテル® FPGA IPレシーバーには、SERDES ファクターも含rx_syncclockですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • ソフト LVDS インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® MAX® 10 FPGA ソフト LVDS に均等シリアライザー / デシリアライザー (SERDES) ファクターがある場合、 rx_syncclock は使用されません。したがって、ソフト LVDS インテル® FPGA IPレシーバーでは、偶数の SERDES 係数が選択されている場合、 rx_syncclock は使用できません。

    解決方法

    この問題に対する回避策は必要ありません。

    関連製品

    本記事の適用対象: 1 製品

    インテル® MAX® 10 FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。