記事 ID: 000086815 コンテンツタイプ: エラーメッセージ 最終改訂日: 2018/12/26

内部エラー: サブシステム: PCC、ファイル: /quartus/periph/pcc/pcc_module.cpp、Line: 1112

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    LVDS SERDES インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション 18.0 以前の問題により、LVDS 外部ポートがext_loadenしてトップレベルに直接接続ext_fclk外部 PLL オプションを使用して LVDS SERDES IP を実装する際に、この内部エラーが発生する可能性があります。

解決方法

この問題を回避するには、LVDS ext_loadenとext_fclkの両方を外部 PLL に接続します。

この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のリリースで修正される予定です。

関連製品

本記事の適用対象: 2 製品

インテル® Stratix® 10 FPGA & SoC FPGA
インテル® Arria® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。