記事 ID: 000086809 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/02/17

パラレル・インターフェイス向け PHY Lite インテル® Arria® 10 FPGA IP で相補ストロボを使用する際、strobe_out 信号と strobe_out_n 信号が隣接していないピンに配置されるのはなぜですか。

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
    パラレル・インターフェイスの PHY Lite インテル® Arria® 10 FPGA
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

パラレル・インターフェイスの PHY Lite インテル® Arria® 10 FPGA IP の問題により、補完的なストロボを選択し、ピン位置を割り当てずにデザインをコンパイルすると、 strobe_out 信号と strobe_out_n 信号が隣接していないピンに配置されます。

解決方法

この問題を回避するには、 strobe_out 信号と strobe_out_n 信号を隣接する DQS/DQSn ピンに配置して、ピン位置を割り当てます。

関連製品

本記事の適用対象: 1 製品

インテル® Arria® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。