JTAG-Over-Protocol インテル® FPGA IPの問題により、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 21.1 および 21.2 を使用している場合、[Create Simulation model = Verilog ] または [VHDL] オプションを使用して HDL コードを生成すると、次のようなエラーメッセージが表示されることがあります。
エラー: add_fileset_file: ファイルがありません C:/intelFPGA_pro/21.1/ip/altera/sld/st/intel_st_debug_if/cadence/intel_st_dbg_if_csr_h.sv
実行中
「add_fileset_file $current_sim/intel_st_dbg_if_csr_h.sv SYSTEM_VERILOG PATH $current_sim/intel_st_dbg_if_csr_h.sv $attr」
(手順「add_rtl_files」行 25)
内から呼び出される
「add_rtl_files sim」
(手順「sim_callback」行 2)
内から呼び出される
「sim_callback intel_st_dbg_if_top」
インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 21.1 および 21.2 でこの問題を回避するためのパッチが利用可能です。 以下の該当するリンクからパッチをダウンロードしてインストールします。
Windows 用 Prime 開発ソフトウェア・プロ・エディション 21.1 Patch 0.40 インテル® Quartus®パッチのダウンロード (.exe)
Linux* 用 Prime 開発ソフトウェア・プロ・エディション 21.1 Patch 0.40 インテル® Quartus®パッチのダウンロード (.run)
インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション 21.1 Patch 0.40 (.txt) 用 Readme をダウンロードする
Windows 用 Prime 開発ソフトウェア・プロ・エディション 21.2 Patch 0.13 インテル® Quartus®パッチのダウンロード (.exe)
Linux 用 Prime 開発ソフトウェア・プロ・エディション 21.2 Patch 0.13 インテル® Quartus®パッチのダウンロード (.run)
インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション 21.2 Patch 0.13 (.txt) 用 Readme をダウンロードする
この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 21.3 以降で修正されています。