詳細
インテル® Arria® 10 デバイスでは、fPLL が「コアモード」にある場合、「フェーズ・アライメントを有効にする」オプションがオンになっている場合、初期 fPLL キャリブレーションが失敗する可能性があります。
この動作の理由は、フィードバック M カウンターと同時に、fPLL の出力 C カウンターが起動時にリセットから解放されないからです。初期キャリブレーションは、フィードバック・カウンターがリリースされた後、出力カウンターの前に行われます。そのため、「フェーズ・アライメントを有効にする」では C1 カウンターをフィードバック・カウンターとして使用するため、初期キャリブレーションは失敗します。
解決方法
これを回避するには、fPLL を再キャリブレーションする必要があります。これには、fPLL にリコンフィグレーション・ポートを追加し、次の手順を使用して特定のレジスター位置への読み取り / 書き込みを行う必要があります。
- デザインを変更して、fPLL リコンフィグレーションを有効にします。
- コア内に以下のロジックを作成します。
a) fPLL のアドレス0x126でビット [0] に0x1を 書き込みます 。これにより、fPLL は内部フィードバックを選択します。
b) fPLL のアドレス0x100のビット [1] に0x1を 書き込み 、0x01して fPLL の0x000にアドレスを指定し、PreSICE に fPLL の再キャリブレーションを要求します。 内部フィードバックを選択した場合、fPLL の再キャリブレーションを行う必要があります。
c) fPLL のアドレス0x280のビット 1 を 監視 し、ビットが0x0に変わるまで待機します。 これは、再キャリブレーションが完了したことを示します。
d) fPLL のアドレス0x126でビット [0] に0x0を 書き込みます 。これにより、fPLL はフィードバック補正モードを選択します。
e) fPLL ロック信号または fPLL のアドレス0x280のビット [0] を 監視 し、fPLL ロックまで待機します。
これらの手順は、Arria® 10 トランシーバー PHY ユーザーガイド の PLL フィードバックおよびカスケード・クロック・ネットワークのセクションでも説明しています。