記事 ID: 000086781 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/01/15

インテル® Stratix® 10 MX HBM2 コントローラーを使用している場合、読み取りデータ転送中に AXI 読み取りトランザクション ID (OPTIMIZER) の値が変更されるのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • 外部メモリー・インターフェイス・インテル® Stratix® 10 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    インテル® Stratix® 10 MX HBM2 コントローラーでバージョン 20.4 以前のバージョンの インテル Quartus® Prime 開発ソフトウェア・プロ・エディションを使用している場合、リードバースト長axi_0_0_arlen信号が 2 より大きい場合、AXI マスターがリードアドレス ID axi_0_0_rid 信号に対して別の値 返す場合があります。

    解決方法

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 20.4 以前でこの問題を回避するには、

    hbm_burst_rid_fix.zip ファイルをダウンロードし、既存の暗号化ファイルから次の暗号化ファイルを置き換えます。

    ./sim_mentor/altera_axi_ufi_axi_burst_ctrl.sv

    /ip/ed_synth/ed_synth_hbm_0_example_design/altera_axi_ufi_adapter_191/sim/mentor/ にコピーしてください。

    ./syn_quartus/altera_axi_ufi_axi_burst_ctrl.sv

    /ip/ed_synth/ed_synth_hbm_0_example_design/altera_axi_ufi_adapter_19 にコピー

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションバージョン 21.1 以降で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 MX FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。