記事 ID: 000086766 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/07/20

パラレル・インターフェイスの PHY Lite のキャプチャー・ストロボのフェーズシフト設定インテル® Agilex™ FPGA IP は 90 度に固定されているのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 21.1 の問題により、パラレル・インターフェイスの PHY Lite の キャプチャー・ストロボ・フェーズ・シフト 設定に関連するハードウェア・テストの失敗インテル® Agilex™ FPGA、サポートされているすべての周波数で発生する可能性があります。ハードウェア・テストの失敗は 、キャプチャーストロボの位相シフト が以下に設定されている場合に観察できます。

    - 150MHz 未満のインターフェイス周波数の値。

    - 150MHz 以上のインターフェイス周波数で 90 度以外の値。

    この障害のため、150MHz 未満のインターフェイス周波数は、インテル Agilex PHYLite IP ではサポートされません。インターフェイスの最小周波数は 150MHz でなければなりません。

    サポートされているインターフェイス周波数では、 キャプチャー・ストロボの位相シフト が、インテル Agilex PHYLite IP GUI で 90 度に固定されています。

    解決方法

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 21.1 以降では、ダイナミック・リコンフィグレーションを使用するには、90 度以外の Cアプチャー・ストロボ位相シフト を使用することをお勧めします。

    詳細については、ユーザーガイド、ダイナミック・リコンフィグレーションのセクションインテル® FPGA IPパラレル・インターフェイスの PHY Lite参照してください

    インテル Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 20.4 および 20.3 では、PHY Lite for Parallel Interfaces インテル® Agilex™ FPGA IP に対するハードウェア・サポートは有効ではありません。

    追加情報

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション ソフトウェアのバージョン 21.3 以降で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。