記事 ID: 000086765 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/03/15

インテル Stratix 10 のプリエンファシス設定FPGA IBIS モデルが常に「オン」になっているのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル Stratix 10 FPGA IBIS モデルは、DSSTL12、DPOD12、POD12 または SSTL12 出力の I/O 規格で生成され、プリエンファシス I/O 設定を備えた Rs ターミネーションは、I/O 設定に関係なく常にプリエンファシス「ON」動作を示します。

    これは、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 17.1 のバグが原因です。

    解決方法

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 17.1 でこの問題を解決するパッチが利用可能です。以下のリンクからパッチ 0.25 をダウンロードしてインストールします。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。