記事 ID: 000086759 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/02/09

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 20.4 以前は、パラレル・インターフェイス向け PHY Lite のシングルエンド・ストロボインテル Agilex® 7 FPGA IP をサポートしていますか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • パラレル・インターフェイスの PHY Lite インテル® Arria® 10 FPGA
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 20.4 以前では、パラレル・インターフェイス® インテル Agilex 7 FPGA IP の PHY Lite のパラメーター・エディターが、「Group*」タブの「Strobe Configuration」設定で「シングルエンド」ストロボ構成を使用できるという誤って表示されている場合でも、「差動」ストロボのみがサポートされています。

    解決方法

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 21.1 以降で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。