記事 ID: 000086758 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/03/01

I/O レーンに 12 本のピンがすべて結合されていない場合、外部メモリー・インターフェイス・インテル® FPGA IPでフィッターコンパイルエラーが発生するのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
    外部メモリー・インターフェイスインテル® Arria® 10 FPGA
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

10 GX FPGA IP インテル Cyclone®外部メモリー・インターフェイスインテル Arria® 10 FPGA IP または外部メモリー・インターフェイスに、未結合FPGA I/O ピンを含む I/O レーンに DQ グループが配置されている場合、インテル® Quartus® Prime ソフトウェアでフィッターコンパイルエラーが発生する可能性があります。

解決方法

この問題を回避するには、10 GX FPGA IP DQ グループインテル® Cyclone® 10 個のFPGA IP または外部メモリー・インターフェイスインテル® Arria®外部メモリー・インターフェイスが、12 個すべてのピンがボンディングされた I/O レーンに配置されていることを確認する必要があります。

関連製品

本記事の適用対象: 2 製品

インテル® Cyclone® 10 GX FPGA
インテル® Arria® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。