記事 ID: 000086757 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/07/20

インテル Agilex® 3 DDR4 IP のトラフィック・ジェネレーター 2.0 (TG2) ツールキットで TG ステータスが失敗しましたが、[構成とステータスのレジスター] タブで TG ステータスがTG_PASS = 1 になっているのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • メモリー・インターフェイスとコントローラー
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 21.2 の問題により、インテル Agilex 3 DDR4 IP の® TG2 ツールキットは、[TG ステータスレポート] タブの [コンフィグレーションおよびステータスレジスター] タブと比較して異なる結果を表示する可能性があります。例えば、TG ステータスは赤色で、Avalon読み取りコマンドの発行数TG ステータスレポート タブで 0 ですが、コンフィグレーションおよびステータスレジスタータブのレジスター TG_Pass = 1、レジスター TG_READ_COUNT = 1 です。

    解決方法

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 21.2 でこの問題を回避するには、インテル Agilex DDR4 IP の [構成とステータスレジスター ] タブにある TG2 ツールキットで報告された結果を®使用します。

    この TG ステータスレポートの問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションバージョン 21.3 以降で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。